PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-317653 (43)Date of publication of application: 16.11.1999

(51)Int.CI. H03K 17/16 H03K 17/687

PROBLEM TO BE SOLVED: To significantly reduce


(21)Application number: 10–122320 (71)Applicant: NEC CORP

(22)Date of filing: 01.05.1998 (72)Inventor: FUJIMOTO SHUNSUKE

(54) SLEW RATE CONTROL METHOD AND CIRCUIT INCLUDING PREVENTION OF THROUGH-CURRENT

(57)Abstract:

through-current and also its flowing time, to decrease ground and radiation noises and also to reduce power consumption by preparing a timing control circuit for so that both pull-up and pull-down transistors of an output stage will not be turned on simultaneously. SOLUTION: Timing control circuits A 105 and B 106 are prepared. When a transistor TR of the circuit A 105 is turned on, currents rapidly flow to a resistor and a capacitor which are connected to the source of the TR. Then a signal inputted to the gate of a pull-up TR of an output stage is rapidly set at a high level. When a TR of the circuit B 106 is turned off, a time constant circuit of CR is formed by a resistor and a capacitor which are connected to the drain of the TR, and the signal slowly builds up to a high level in accordance with a curve characterized by the time constant.



LEGAL STATUS

[Date of request for examination] 01.05.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3156771 [Date of registration] 09.02.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-317653

(43)公開日 平成11年(1999)11月16日

(51) Int.Cl.⁶

識別記号

FI

HO3K 17/16 17/687 H03K 17/16

L

17/687

F

審査請求 有 請求項の数6 OL (全 6 頁)

(21)出願番号

(22)出顧日

特願平10-122320

平成10年(1998) 5月1日

(71)出颜人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤本 俊介

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 若林 忠 (外4名)


(54) 【発明の名称】 貫通電流防止を含むスルーレートコントロールの方法とその回路


(57)【要約】

(修正有)

【課題】 貫通電流を小さく抑えながらスルーレートコントロールを行うことにより、放射ノイズも含めた全体として最適なノイズ対策を実現するためのスルーレートコントロールの方法と回路を提供する。

【解決手段】 通常のCMOSデジタル回路ではPチャネルCMOSトランジスタとNチャネルCMOSトランジスタとNチャネルCMOSトランジスタのみで構成されている。本発明は、出力段のCMOSトランジスタの各ゲートに出力トランジスタ・オンオフタイミング調節回路A、Bを設ける。この回路A、Bは、出力段のトランジスタのONするタイミングを級やかにして出力波形のスルーレートを制御し、OFFするタイミングを変えずに、スルーレート調節機能を維持した状態で、出力遷移状態で流れる貫通電流を低く抑える動作を実行する。





【特許請求の範囲】

【請求項1】 高速LSIのCMOS、bi-CMOS 回路における入出力パッファ回路のトーテム・ボール型 出力回路において、

電源に接続される出力段プルアップ・トランジスタと、 該トランジスタに出力波形のスルーレートを制御し貫通 電流を低く抑えるON/OFFタイミング信号を送るタ イミング調節回路Aと、

クランドに接続される出力段ブルダウン・トランシスタ

該トランシスタに出力波形のスルーレートを制御し貫通 電流を低く抑えるON/OFFタイミング信号を送るタ イミング調節回路Bと、

前記プルアップ・トランジスタと前記プルダウン・トラ ンジスタの接続点から導出される出力端子と、を有する ことを特徴とする貫通電流防止機能を含むスルーレート コントロール回路。

【請求項2】 前記タイミング調節回路AはNチャネル トランシスタ、時定数回路を形成する抵抗及びコンデン サを含み、タイミング調節回路BはPチャネルトランジ 20 スタ、時定数回路を形成する抵抗及びコンデンサを含む 請求項1記載の貫通電流防止機能を含むスルーレートコ ントロール回路。

【請求項3】 前記タイミング調節回路の抵抗が、トラ ンンシスタを使用したゲート抵抗である請求項2記載の 貫通電流防止機能を含むスルーレートコントロール回

【請求項4】 前記タイミング調節回路のコンデンサ か、信号バターンを太くして信号線の寄生容量としたも のである請求項2記載の貫通電流防止機能を含むスルー 30 レートコントロール回路。

【請求項5】 前記タイミング調節回路Aにおいて、入 力信号で動作するNチャネルトランジスタが電源と出力 段プルアッフ・トランジスタのゲート間に接続され、出 力段プルアップ・トランジスタのゲートまでの接続領と クランド間には抵抗とコンデンサが接続され、タイミン グ調節回路Bにおいては、入力信号で動作するPチャネ ルトランジスタが、グランドと出力段プルタウン・トラ ンジスタのケート間に接続され、抵抗が該接続線と電源 間に、コンデンサが該接続線とグランド間に接続される 請求項2記載の貫通電流防止機能を含むスルーレートコ ントロール回路。

【請求項6】 貫通電流防止を含むスルーレートコント ロールの方法であって、

入力信号かローレベルからハイレベルへ変化するステッ プ(201)と、

タイミング調節回路AのトランジスタはONへ動作を開 始するステップ(202)と、タイミング調節回路Bの トランジスタはOFFへ動作を開始するステップ(20 4) Ł.

プルアップ・トランジスタのゲート入力信号は急速にハ イレヘルになりプルアップ・トランジスタはプルタウン ・トランジスタONより早くOFFするステップ(20 3)と、

プルダウン・トランジスタのゲート入力信号は接速でハ イレベルになり、プルダウン・トランジスタはゆるやか にONするステップ(205)と、

入力信号がハイレベルからローレベルへ変化するステッ プ(206)と、

10 タイミング調節回路AのトランシスタはOFFへ動作期 始するステップ(207)と、タイミング調節回路Bの トランジスタは〇Nへ動作開始するステップ(209)

プルアップ・トランジスタのケート入力信号は侵速でロ ーレベルになり、フルアップ・トランジスタは海やかに ONするステップ(208)と、ブルダウン・トランジ スタのゲート入力信号は急速にローレベルになり、ブル ダウン・トランジスタはブルアップトランジスタONよ り早くOFFするステップ(210)とを含む貫通電流 防止を含むスルーレートコントロールの方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高速LSIのCM OS, biCOMS回路における入出力バッファ回路の トーテム・ボール型出力回路前段部に、貫通電流を防止 する機能をもった出力トランジスタ・オン/オフタイミ ング調節回路を設けることにより、バッファ回路出力波 形のスルーレートコントロールを行うとともに、それに 伴う貫通電流の増加を防ぐ方法とその回路に関する。

[0002]

【従来の技術】本発明に先行する技術においては、一般 に、スルーレートコントロールを行うためだけであれ ば、図3に示すように出力段のトランジスタをパラレル 接続し、そのトランジスタを1つずつ動作させていけば 駆動電流が徐々に増加し、出力波形のエッシを鈍らせる ことか可能であることは知られている。

【0003】しかし、これは、出力段のブルアッフ・ト ランジスタ (プルタウン・トランジスタ) をONすると 同時に反対側のプルダウン・トランジスタ(ブルアップ ・トランジスタ)を徐々にOFFすることになるので、 当然プルアップ側とブルダウン側のトランジスタが同時 にONしている時間が増加し、必然的に貫通電流が増加 してしまう欠点があった。

【0004】これでは、波形が鈍ることでの反射ノイズ 低減効果はあるが、貫通電流が増加することで、グラン ドノイズ、放射ノイズが増加し、さらには消費電力も大 きくなってしまうという問題があった。

【0005】貫通電流を低減するための回路構成につい ては従来からいくつかの提案がされているが、例えば特 50 開平8-84057号公報に示される出力回路の構成も

3

その一つである。その構成図を図4(a)に、その構成の動作を図4(b)に示している。電源Vcc側の接続されるP型MOSトランジスタ401と、グランドG側に接続されるN型MOSトランジスタ402と、トランジスタ401とトランジスタ402のドレインに接続される出力電子431と、で構成される出力回路装置において、トランシスタ401のゲートの立ち上がりに対してトランジスタ402のゲートの立ち上がりを遅らせるとともに、トランジスタ401のゲートの立ち下がりを早め 10ることにより、トランジスタ401とトランジスタ402の同時オンによる、電源VccからグランドGへの貫通電流を抑止する。

【0006】これに対し本発明は、抵抗とコンデンサをタイミング調節回路に配し、プルアップ・トランジスタとプルダウン・トランジスタの動作を制御し、プルダウン側のトランジスタが急速にOFFになることで、貫通電流が流れず、プルアップ側のトランジスタが徐々にONすることかできるので、スルーレートコントロールが可能になる点で前記従来技術と構成・効果の面で相違す 20る。

[0007]

【発明が解決しようとする課題】スルーレートコントロールは、デジタル回路の液形の立ち上がり/立ち下がりを鈍らせることで、反射ノイズやグランドノイズ、さらにはノーマルモードの放射ノイズを低減するために用いられている。

【0008】このように動作周波数に応じて波形を鈍らせることは、一般的には反射ノイズ対策として行われているが、近年、クロック周波数が高くなり増加する放射ノイズ対策としてもスルーレートコントロールを行う場合が増えるようになった。

【0009】また、コンピュータに使用されるLSIのテクノロジは、CMOS化が進む一方、放射ノイズの原因として、このCMOS回路が動作する際に流れる貫通電流が考えられるととが、研究の結果明らかになった。【0010】特に出力バッファ回路においては、入力信号が反転する際に、コンプリメンタリ接続されたトランジスタが瞬間的に同時にオンになることがあるため、このトランジスタ列を通じて電源側からグランド側に貫通電流が流れる。この貫通電流は、消費電力増大の原因になっている。

【0011】本発明の目的は、貫通電流を小さく抑えつつスルーレートコントロールを行うことにより、放射ノイズも含めたトータル的に最適なノイズ対策を実現するためのスルーレートコントロール回路を提供することにある。

[0012]

【課題を解決するための手段】本発明の貫通電流防止を含むスルーレートコントロールの回路は、電源に接続さ

れる出力段プルアップトランジスタと、歳トランジスタ に出力波形のスルーレートを制御し貫通電流を低くおさ えるON/OFFタイミング信号を送るタイミンク調節 回路Aと、クランドに接続される出力段プルタウントラ ンジスタと、該トランジスタに出力波形のスルーレート を制御し貫通電流を低くおさえるON/OFFタイミン グ信号を送るタイミンク調節回路Bと、前記プルアップ トランジスタと前記プルダウントランジスタの接続点か ら導出される出力場子とを有する。

【0013】また、前記タイミング調節回路AはNチャネルトランジスタ、特定数回路を形成する抵抗及ひコンデンサを含み、タイミング調節回路BはPチャネルトランジスタ、特定数回路を形成する抵抗及びコンテンサを含むものが本発明の一つの実施態様である。

【0014】さらに、前記タイミング調節回路の抵抗が、トランジスタを使用したケート抵抗であるものも本発明に含まれる。

【0015】また、前記タイミング調節回路のコンデンサが、信号バターンを太くして信号線の寄生容量としたものであるものも考えられる。

【0016】また、前記タイミング調節回路Aにおいては、入力信号で動作するNチャネルトランジスタが電源と出力段プルアップトランジスタのゲート間に接続され、出力段ブルアップトランジスタのケートまでの接続線とグランド間には抵抗とコンデンサか接続され、タイミング調節回路Bにおいては、入力信号で動作するPチャネルトランジスタが、グランドと出力段ブルダウントランジスタのゲート間に接続され、抵抗が該接続線と電源間に、コンデンサが該接続線とグランド間に接続されるものも本発明の好ましい実施態様である。

【0017】本発明の貫通電流防止を含むスルーレート コントロールの方法は、入力信号がローレベルからハイ レベルへ変化するステップ (201) と、タイミング調 節回路AのトランジスタはONへ動作を開始するステッ プ(202)と、タイミング調節回路Bのトランジスタ はOFFへ動作を開始するステップ (204) と、ブル アップトランジスタのゲート入力信号は急速にハイレベ ルになりプルアップトランジスタはプルダウントランジ スタONより早くOFFするステップ(203)と、ブ 40 ルダウントランジスタのゲート入力信号は穏速でハイレ ベルになり、プルダウントランジスタは緩やかにONす るステップ(205)と、入力信号がハイレベルからロ ーレベルへ変化するステップ (206) と、タイミング 調節回路AのトランジスタはOFFへ動作開始するステ ップ(207)と、タイミング調節回路Bのトランシス タはONへ動作開始するステッフ(209)と、ブルア ップトランジスタのケート入力信号は緩速でローレベル になり、プルアップトランジスタはゆるやかにONする ステップ(208)と、プルダウントランジスタのゲー 50 ト入力信号は急速にローレベルになり、ブルダウントラ

ンジスタはプルアップトランジスタONより早くOFF するステップ(210)とを含む。

[0018]

【発明の実施の形態】通常のCMOS(Complementary Metal Oxcide Semiconductor) デジタル回路では、P‐ chCMOSトランジスタ1とN-chCMOSトラン ジスタ2のみで構成されている。これに対し、本発明 は、出力段のCMOSトランジスタ1、2のゲートに出 カトランシスタ・オン/オフタイミンク調節回路A、B を設けてある。

【0019】この調節回路A、Bは、出力段のトランジ スタのONするタイミングを綴やかにすることで、出力 波形のスルーレートを制御し、OFFするタイミングを 変えないことで、スルーレート調節機能を維持した状態 で、出力遷移状態で流れる貫通電流を低く抑える動作を 実行する。したがって、スルーレートを調節した上で、 通常はそれに伴う貫通電流の増加も低く抑えることがで き、したがって低ノイズかつ低消費電力の両立が可能と なる。

【0020】図面を参照して説明する。図1は本発明の 20 貫通電流防止を含むスルーレートコントロールの方法が 適用された回路の一実施の形態を示す回路図とそのタイ ミング動作図である。

【0021】ことには、本発明の貫通電流防止機能を含 むスルーレートコントロール回路を有するCMOSイン バータ回路が示されている。このスルーレートコントロ ール同路からの信号を出力段トランジスタに供給すると とにより、トランジスタがOFFする場合は早急にOF Fし、ONになる場合は徐々にON(トランジスタがO Nするときの出力抵抗、ドレイン-ソース間抵抗が徐々 に低くなる。) する。これにより出力波形のエッジの鈍 り具合、スルーレートを調節することが可能となる。ま た、プルアップ側とプルダウン側トランジスタのON/ OFFタイミングを、どちらか一方がOFFした後にも う一方のトランジスタが徐々にONになるようタイミン グ調整することで貫通電流の発生を防ぐことができる。 図1の貫通電流防止機能を含むスルーレートコントロー ル回路は以下のように構成されている。すなわち、出力 ブルアップ・トランジスタにON/OFFのタイミング 信号を送るタイミング調節回路A及び出力段プルダウン 40 ・トランジスタにON/OFFのタイミング信号を送る タイミング調節回路Bより構成される。

【0022】タイミング調節回路A、Bは、それぞれト ランジスタ、抵抗及びコンデンサにて構成される。タイ ミング調節回路Aでは、入力信号を受けて動作するNー chトランジスタが電源と出力段プルアップ・トランジ スタのゲート間に接続されており、出力段プルアップ・ トランジスタのゲートまでの接続線とGND間には、抵 抗とコンデンサが接続される。タイミング調節回路Bで は、入力信号で動作するP-chトランジスタが、GN 50 なる信号によって急速にOFFになる(ステップ20

Dと出力段ブルダウン・トランジスタのゲート間に接続 されており、抵抗がその接続線と電源間に、コンデンサ がその接続線とGND間に接続される。

【0023】以下、貫通電流防止機能を含むスルーレー トコントロール回路の動作について図1のタイミング図 を用いて説明する。

【0024】まず、時刻T0にて入力信号がLowレベ ルよりHighレベルへ変化すると(ステッフ20 1)、タイミング調節回路A、Bの各トランシスタが時 10 刻T1にて動作を開始する (ステップ202, 20

4)。タインミング調節回路Aでは、トランジスタガO Nすることでそのトランジスタのソースに接続されてい る抵抗、コンデンサに急速に電流が流れ、出力段のプル アップ・トランジスタのゲートに入力される信号は、急 速にHighレベルになる。

【0025】一方、タイミング調節回路Bでは、トラン ジスタがOFFすることで、そのトランジスタのドレイ ンに接続されている抵抗とコンデンサによりCRの時定 数回路が形成され時定数によって特性付けられるカーブ にてHighレベルまで時刻T2にゆっくりと上がって ことは

【0026】これらのタイミング調節回路から信号を受 ける出力段トランジスタは、ブルアップ側は、上記のよ うに急速にHighレベルになる信号によって急速にO FFになり(ステップ203)、プルダウン側は、ゆっ くりとHighレベルになる信号によってゆっくりとO Nになる(ステップ205)。

【0027】プルアップ側トランジスタが急速にOFF することで貫通電流は流れず、プルダウン側トランシス 30 夕がゆっくりとONすることでスルーレートがコントロ ールできる。

【0028】次に、時刻T3にて入力信号がHighレ ベルよりLowレベルへ変化したとすると (ステップ2) 06)、タイミング調節回路A、Bの各トランジスタ は、時刻T4にて動作を開始する(ステップ207, 2 09)。タイミング調節回路Aでは、トランジスタがO FFすることでそのトランジスタのソースに接続されて いる抵抗、コンデンサによってCRの時定数回路が形成 され、時定数によって特性付けられるカーブにてLow レベルまで時刻T5にゆっくりと下がっていく。

【0029】一方、タイミング調節回路Bでは、トラン ジスタがONすることで、そのトランジスタのソースに 接続されている抵抗とコンデンサに急速に電流が流れ、 出力段プルダウン・トランジスタのゲートに入力される 信号は、急速にLowレベルになる。

【0030】とれらのタイミング調節回路から信号を受 ける出力段トランジスタは、ブルアップ側は、上記のよ うにゆっくりとLowレベルになる信号によって徐々に ONになり、プルダウン側は、急速にHighレベルに

8.210).

【0031】 これによって、プルダウン側のトランジスタが急速にOFFになることで貫通電流が流れずプルアップトランジスタが徐々にONすることができてスルーレートコントロールが可能となる。

7

[0032]

【発明の効果】以上のように本発明の貫通電流防止機能を含むスルーレートコントローラ回路では、出力段のブルアップ・トランジスタとブルダウン・トランジスタが同時にONになることが極力ないように、タイミング調 10節回路を設け、一方のトランジスタがOFFしてからもう一方のトランジスタがONし始めるようになっているので、貫通電流が非常に発生しにくくなっている。

【0033】したがって、貫通電流が非常に少なく、また流れる時間も非常に短くなるので、グランドノイズや放射ノイズを減少させることができ、消費電力も小さく抑えることができる。

【0034】さらには、出力段トランジスタがONになる際、徐々にONするようにタイミング調節回路で入力信号を処理することにより、スルーレートをコントロー 20 ルすることができる。

【0035】一般的には、スルーレートコントロールを行うと貫通電流が増加してしまうが、本発明のものは、スルーレートコントロールを行い且つ貫通電流も低く抑えることができるという今まで両立不可能であったものを両立できる効果がある。

【図面の簡単な説明】

【図1】(a) 本発明の貫通電流防止機能を含むスルー*

*レートコントロール回路である。

(b) 本発明の貫通電流防止機能を含むスルーレートコントロール回路の動作タイミング図である。

【図2】本発明の貫通電流防止機能を含むスルーレートコントロールの第1の実施の形態のフローチャートである。

【図3】スルーレートコントロールの説明図である。

【図4】(a)従来の技術の一実施例を示す構成図である。

10 (b)図4(a)に示す構成による動作図である。 【符号の説明】

101 出力段プルアップ・トランジスタ

102 出力段プルダウン・トランジスタ

103 出力端子

104 電源端子

105 タイミング調節回路A

106 タイミンク調節回路B

107 入力端子

301 プルアップ・トランジスタ

302 プルダウン・トランジスタ

303 出力端子

304 電源端子

307 入力端子

401 P型MOSトランジスタ


402 N型MOSトランジスタ

431 出力端子


434 入力端子(a)


435 入力端子(b)

【図3】



【図4】





.

